تونلزنی کوانتومی در مقیاس زیر 10 نانومتر
وقتی گرههای فناوری به زیر 10 نانومتر میرسند، تونلزنی کوانتومی و جریانهای نشت روند کوچکسازی را کند یا حتی متوقف میکنند. در این مقیاس، الکترونها دیگر رفتار کلاسیک ندارند و احتمال کوانتومی عبور از موانع عایق تعیینکنندهٔ عملکرد مدار است؛ پدیدهای که در منابع علمی با عنوان Quantum tunnelling شناخته میشود.
ابعاد اتمی و پیامدهای مهندسی
برای درک مقیاس کافی است چند مرجع فیزیکی را کنار هم بگذاریم: قطر اتم هلیوم حدود 0.06 نانومتر، ضخامت تکلایهٔ گرافن تقریباً 0.34 نانومتر (Graphene) و عرض مارپیچ DNA حدود 2 نانومتر است. وقتی ویژگیهای ساخت زیر 100 نانومتر قرار میگیرند، اثرات سطحی، محصورشدن الکترونی و تعامل طولموجهای الکترومغناطیسی همسنگ خصوصیات حجمی ماده میشوند؛ بنابراین قوانین مهندسی سنتی باید همراه با مکانیک کوانتومی بهکار گرفته شوند.
مکانیسمهای نشت و آستانههای بحرانی
در ابعاد نانومتری چند مسیر اصلی نشت وجود دارد که با کوچکشدن هندسهها سریعتر برجسته میشوند:
- تونلزنی از طریق اکسید گیت — وقتی ضخامت اکسید گیت کمتر از 2 نانومتر شود، الکترونها قادرند از لایهٔ عایق عبور کنند.
- تونلزنی منبع به درین — در کانالهای کوتاه (زیر 5 نانومتر) احتمال عبور مستقیم از منبع به درین افزایش چشمگیر دارد.
- تونلزنی باند به باند — در موادی با شکاف انرژی کوچک یا تحت میدانهای شدید رخ میدهد و جریانهای پارازیتی تولید میکند.
این جریانهای نشت به افزایش مصرف توان، چالشهای مدیریت حرارت و افت سیگنال منجر میشوند؛ مسائل مهمی که باید از سطح تراشه تا نرمافزار مدیریت شوند.
مواد دوبعدی و الگوهای نشت غیرمنتظره
مطالعات روی مواد دوبعدی مانند hBN، MoS2 و WS2 نشان دادهاند که مکانیزمهای نشت بسته به ضخامت و ساختار ماده متفاوت است. بهطور مثال، تکلایهٔ hBN با وجود شکاف انرژی بزرگتر، بهدلیل ضخامت کمتر ممکن است نشت بیشتری نسبت به تکلایههای MoS2 یا WS2 نشان دهد؛ زیرا لایهٔ نازک سد تونلی ضعیفتری ارائه میدهد.
همچنین زبری اتمی سطحِ الکترودها میدان را متمرکز کرده و اثربخشی لایهٔ عایق را کاهش میدهد. برای پیوند دادن مدلهای نظری به کاربرد صنعتی، پژوهشگران معادلهایی میان فیلمهای 2D و فیلمهای سیلیکا صنعتی تعریف کردهاند تا عملکرد بلندمدت قطعات نانومتری پیشبینی شود.
معماریها و راهکارهای مهندسی
برای ادامهٔ کوچکسازی، صنعت نیمههادی از استراتژیهای چندلایهای استفاده میکند که تلفیقی از مواد جدید، طراحی ساختاری و تغییر فلسفهٔ مدار هستند. رویکردهای کلیدی عبارتاند از:
- دیالکتریکهای High-k — بهکارگیری موادی مانند HfO2 امکان افزایش ضخامت موثر دیالکتریک را بدون افزایش طول کانال فراهم میکند و تونلزنی را کاهش میدهد.
- معماریهای کانالِ احاطهشونده (GAA) و سهبعدی — گذار از FinFET به Gate-all-around و طراحیهای سهبعدی کنترل الکترواستاتیک را تقویت میکند و نشت را کاهش میدهد. توسعهٔ GAA یکی از مسیرهای اصلی برای بازیابی کنترل کانال در گرههای زیر 10 نانومتر است.
- دستگاههای مبتنی بر تونل یا اسپین — مانند TFETها و رویکردهای اسپینترونیک که از مکانیزمهای سوئیچینگ متفاوتی بهره میبرند و پتانسیل کاهش جریانهای نشت را دارند.
- بهینهسازی سطح سیستم و جبران نرمافزاری — استفاده از معماریهای مقاوم در برابر خطا، مدیریت انرژی در سطح سیستم و بهینهسازی نرمافزاری برای کاهش اثرات ناپایداریهای سختافزاری.
پژوهش روی نانولولههای کربنی و دیگر ساختارهای یکبعدی نیز ادامه دارد؛ هرچند CNTFETها در رژیم زیر 10 نانومتر با مشکلاتی مانند پراکندگی فونون و تونلزنی مستقیم روبهرو شده و نیازمند طراحی و فرآوری پیچیدهتری هستند (CNTFET).
پیامدها برای صنعت و مسیر پیشرو
محدودیتهای نانومتری فراتر از جنبههای فنی است و هزینهٔ تولید، زمان توسعه و مدل کسبوکار شرکتهای نیمههادی را تحت تأثیر قرار میدهد. ادامهٔ مقیاسپذیری احتمالاً ترکیبی از نوآوریهای مواد، جهش در معماری تراشه (مثل 3D stacking) و تطابق نرمافزاری خواهد بود. نقشهٔ راههایی مانند ITRS نشان میدهد عبور از هر نسل نیازمند سرمایهگذاری گسترده در پژوهش و توسعه است.
اولویتهای آینده
- پیشرفت در دیالکتریکها و لایهنشانی اتمی برای افزایش سد تونلی.
- توسعه و تجاریسازی GAA و دیگر معماریهای کانال برای بازپسگیری کنترل الکترواستاتیک.
- تحقیق روی دستگاههای جایگزین (TFET، اسپینترونیک، کوانتومی) که بتوانند از محدودیتهای CMOS عبور کنند.
مرز نانومتر صرفاً یک چالش فنی نیست؛ نقطهای است که علم مواد، فیزیک کوانتومی، طراحی مدار و اقتصاد تولید همزمان به تصمیمگیری نیاز دارند. آیندهٔ طراحی تراشه بستگی به توانایی صنعت در ادغام این حوزهها و انتخاب معماریهایی دارد که بتوانند اثرات تونلزنی کوانتومی را به نفع کارایی و مصرف توان کنترل کنند.
