کاهش ابعاد به بنبست فیزیکی رسید
وقتی کوچکتر کردن ترانزیستورها به مرزهای فیزیکی خود رسید، مهندسان نیمههادی راهی هوشمندانه برای پایداری عملکرد تراشهها پیدا کردند. به جای جنگیدن با محدودیتهای لیتوگرافی،研发团队 به سراغ یک تغییر بنیادین رفت: کشیدن شبکه بلوری سیلیکون در قلب ترانزیستورها. این تکنیک که امروز ستون فقرات طراحی دستگاههای CMOS محسوب میشود، بدون نیاز به تغییر سایز فیزیکی قطعه، سرعت و کارایی را به شکل چشمگیری ارتقا میدهد و این تحول کلیدی در سطح اتمی تعریف میشود.
سیلیکون کرنشیافته دقیقاً چیست؟
سیلیکون کرنشیافته لایهای از نیمههادی است که اتمهای آن فراتر از فاصله طبیعی و تعادلی خود کشیده شدهاند. در حالت کلی، این پدیده شامل دو حالت اصلی است:
- کرنش کششی (Tensile Strain): کشیده شدن عمدی شبکه بلوری
- کرنش فشاری (Compressive Strain): فشردهسازی کنترلشده اتمها
این تغییر هندسی جزئی، فاصله بین اتمها را اصلاح کرده و ساختار نواری الکترونی سیلیکون را دستکاری میکند. نتیجه مستقیم این دستکاری، بهبود قابل توجه تحرک حاملهای بار است. تحرک الکترون و حفره در این مواد به قدری افزایش مییابد که عملاً تبدیل به ارز مبادلاتی برای تعیین سرعت نهایی ترانزیستور میشود.
فیزیک پشت قضیه: چرا کشش اتمی الکترونها را شتاب میدهد؟
سرعت بالاتر ترانزیستورها مستقیماً از افزایش تحرک حاملها در سیلیکون کرنشیافته سرچشمه میگیرد. در یک بلور سیلیکونی معمولی، پتانسیلهای الکتریکی اتمهای همسایه مانند موانعی رفتار میکنند که حرکت الکترونها را در کانال ترانزیستور کند میسازند. با دور کردن عمداً اتمهای سیلیکون از یکدیگر، این تداخلات کاهش یافته و مسیر حرکت حاملها هموارتر میشود. این فرآیند دو پیروزی همزمان به ارمغان میآورد: عملکرد پردازشی قویتر و مصرف توان پایینتر.
نکته شگفتانگیز این است که برای رسیدن به دستاوردهای گسترده، به اعوجاج بسیار کمی نیاز است. دادههای آزمایشگاهی نشان میدهد جابجایی تنها 0.2 درصدی طول پیوند Si-Si، میتواند تحرک الکترون یا حفره را تا 30 درصد تقویت کند. در سطح قطعه نهایی، الکترونها در محیط کرنشیافته میتوانند 70 درصد سریعتر حرکت کنند. این شتاب مستقیماً به معنای 35 درصد سرعت سوئیچینگ بالاتر ترانزیستور است. پژوهشهای اولیه نشان داد که با استفاده از بسترهای سیلیکون-ژرمانیوم، این رقم حتی به 100 درصد هم میرسد.
فرمول این دستاورد مهندسی ساده و جذاب است: ترانزیستورهای سریعتر، تأخیر انتشار کمتر و جریان درایو قویتر. هیچکدام از این مزایا هزینه تغییر ابعاد ترانزیستور را ندارند. در دورانی که قانون مور با چالشهای بنبست مواجه شده، استفاده از کرنش به یکی از اهرمهای حیاتی سازندگان تراشه تبدیل شده است.
چگونه کرنش را به تراشه تزریق میکنند؟
روشهای اعمال تنش مکانیکی به شبکه سیلیکون در خط تولید به سه دسته اصلی تقسیم میشوند. دسته اول مربوط به اعمال سراسری کرنش از طریق بستر ویفر است. دسته دوم شامل کرنشهای موضعی است که در طول مرحلههای مختلف لایهنشانی و حکاکی ایجاد میشود. دسته سوم نیز به تنشهای مکانیکی ناشی از بستهبندی نهایی قطعه اشاره دارد.
کرنش بستر و پایه سیلیکون-ژرمانیوم
کلاسیکترین راه ایجاد سیلیکون کرنشیافته، رشد یک لایه نازک سیلیکون روی بستر سیلیکون-ژرمانیوم (SiGe) است. اتمهای ژرمانیوم اتمسفر بزرگتری نسبت به اتمهای سیلیکون دارند. وقتی اتمهای لایه سیلیکونی روی شبکه بزرگتر SiGe سوار میشوند، مجبور میشوند فاصله خود را با اتمهای زیرین هماهنگ کنند. این فشار ناشی از ناهماهنگی پارامتر شبکه، پیوندهای Si-Si را به سمت بیرون میکشد و سیلیکون کرنشیافته تولید میشود. دستیابی به چنین ساختارهایی نیازمند تکنیکهای پیشرفته رسوب اپیتاکسیال مانند CVD و MBE است.
کرنش موضعی و لایههای تنشزا
با ورود به گرههای پردازشی کوچکتر از 90 نانومتر، کرنش بستر به تنهایی کافی نبود. مهندسان روشهای موضعی را توسعه دادند. استفاده از STI (Deep Trench Isolation) یکی از این روشهاست. حفرههای ایزولاتور اکسیدی اطراف کانال ترانزیستور هنگام خنککاری انکسار مییابند و فشار مکانیکی شدیدی به دیوارههای کانال وارد میکنند. علاوه بر این، جایگزینی مناطق سورس و درین با آلیاژهای SiGe یا سیلیکون-کربن (SiC) تنشهای کششی یا فشاری دقیق را مستقیماً به کانال تزریق میکند.
کاربرد در فناوریهای نسل جدید
امروزه هیچ تراشه پیشرویی بدون استفاده از مهندسی سیلیکون کرنشیافته تصور نمیشود. از پیکربندیهای FinFET در نسلهای 14 نانومتری تا ساختارهای GAA و نانوبند (Nanoband) در پروسههای 3 و 2 نانومتری، اعمال تنش هوشمندانه بخش جداییناپذیر خط لوله تولید است. ترکیب این تکنیک با مهندسی کانال سهبعدی و مواد جدید، مسیری را هموار کرده که در آن کاهش ابعاد فیزیکی دیگر تنها راه افزایش قدرت پردازش نیست.
چالشها و افق پیشرو
با نزدیکتر شدن به مرزهای کشش مجاز شبکه، هر درصد اضافه از کرنش ریسک انتشار نقصهای کریستالی و ترکخوردگی لایهها را بالا میبرد. مدیریت این نقطه تعنیق بین عملکرد الکتریکی و یکپارچگی مکانیکی، یکی از داغترین موضوعات در آزمایشگاههای R&D شرکتهای پیشرو است. آینده این حوزه به سمت ترکیب کرنش مکانیکی با ساختارهای سهبعدی و استفاده از آلیاژهای پیشرفتهتر جهت عبور از سد فیزیک کلاسیک حرکت میکند.
