اینتل پردازنده سرور زئون 7 با نام دایموند رپیدز را معرفی کرد. این پلتفرم میتواند تا 256 هسته P و 1.28 گیگابایت حافظه نهان سطح آخر (LLC) در یک جایگاه فراهم کند و قرار است عرضه در مراکز داده از سال 2027 آغاز شود.
معماری و ساختار کلی
دایموند رپیدز بر پایه بلاکهای ساخت محاسباتی (Compute Building Blocks - CBB) طراحی شده است. هر CBB شامل تا چهار چیپلت هسته است که هر چیپلت میتواند تا 16 هسته P داشته باشد؛ بنابراین هر CBB تا 64 هسته را در بر میگیرد و یک طراحی کامل با چهار CBB به مجموع 256 هسته P میرسد. حافظه L2 برای هر چیپلت خصوصی است و حافظه اشتراکی L3 (LLC) روی کاشی پایه متمرکز شده که جمعاً به 1.28 گیگابایت میرسد.
ریزمعماری تراشه و فرایند ساخت
بخشهای محاسباتی (دیآی) روی گره بهینهشده 18A-P تولید میشوند که اینتل آن را نسبت به 18A در شرایط پیک تا حدود 9٪ عملکرد بالاتر یا در صورت حفظ عملکرد تا 18٪ مصرف انرژی کمتر معرفی میکند. پیکربندی نهایی شامل چهار کاشی پایه ساختهشده روی Intel 3-T، دو کاشی هاب فابریک روی Intel 3 و 16 چیپلت هسته روی 18A-P است.
بستهبندی، اینترکانکت و تغییر مهم: UCIe-S به جای EMIB
برای اتصال عمودی بین چیپلتها و کاشیهای پایه از فناوری Foveros Direct 3D استفاده شده و برای ارتباط هابهای فابریک با CBBها اینتل از UCIe-S روی زیرلایه و مسیرهای مسی بهره برده است. جایگزینی UCIe-S بهجای EMIB هدفش فراهم کردن اتصال یکنواخت با تاخیر پایین برای آرایههای بزرگ هستهای است.
زیرسیستم حافظه و I/O
دایموند رپیدز از پیکربندی حافظه 16 کاناله پشتیبانی میکند: DDR5 تا 8000 MT/s و با ماژولهای MRDIMM تا 12800 MT/s. مدیریت حافظه و I/O در دو کاشی هاب فابریک متمرکز شده و هر CBB به هر دو هاب متصل است تا مسیرهای ارتباطی کوتاه و همپوشانی لازم برقرار بماند.
استانداردها و رابطها
- تا 128 خط PCIe 6.0، همراه با پشتیبانی از CXL 3.0 و UPI 3 برای انعطافپذیری زیرسیستم I/O
- چهار خط PCIe 4.0 برای پلتفرم مدیریتی
- شتابدهندههای داخلی از جمله Intel QuickAssist Technology (QAT) و In-Memory Analytics Accelerator (IAA)
حافظه نهان و ویژگی snoop on-die
فیلتر snoop روی دیآی بهعنوان دایرکتوری یکپارچگی حافظه نهان عمل میکند و میتواند نیاز به ذخیره دایرکتوری در حافظه اصلی و هماهنگیهای بیرونی را کاهش دهد. این رویکرد در بارهای کاری هماهنگشده موجب بهبود تاخیر و کارایی دسترسی حافظه میشود.
معماری هسته و پشتیبانی از AVX 10.2
جزئیات کامل ریزمعماری هسته Panther Cove هنوز بهطور کامل منتشر نشده و انتظار میرود قبل از عرضه، اطلاعات فنی دقیقتری از سوی اینتل منتشر شود. در عین حال، پشتیبانی از AVX 10.2 در پلتفرم اعلام شده که برای شتاب پردازش برداری در بارهای دادهمحور اهمیت دارد.
طراحی حرارتی و چیدمان نوآورانه
نسبت به نسل قبلی (Granite Rapids) چینش عمومی معکوس شده؛ حافظه و I/O مرکزی شده و هستهها به لبهها منتقل شدهاند. این چیدمان به کاهش نقاط داغ مرکزی کمک کرده و توزیع بهتر حرارت روی سطح تراشه، مدیریت حرارتی و کارایی مصرف توان را بهبود میبخشد.
مشخصات کلیدی
- حداکثر 256 هسته P (4 CBB × 4 چیپلت × 16 هسته)
- 1.28 گیگابایت حافظه نهان سطح آخر (LLC)
- محاسبات: 18A-P؛ کاشیهای پایه: Intel 3-T؛ هابها: Intel 3
- بستهبندی: Foveros Direct 3D؛ اینترکانکت: UCIe-S
- حافظه: 16 کانال DDR5 تا 8000 MT/s (MRDIMM تا 12800 MT/s)
- I/O: تا 128 خط PCIe 6.0، پشتیبانی از CXL 3.0 و UPI 3
- شتابدهندههای یکپارچه: QAT و IAA
پیامدها برای دیتاسنترها و رقابت
دایموند رپیدز نشان میدهد اینتل به بستهبندی چیپمحور و اینترکانکتهای باز بازگشته تا مقیاسپذیری و کارایی را افزایش دهد؛ رویکردی که در رقابت با تولیدکنندگان دیگر اهمیت دارد. نکات کلیدی که باید پایش شوند عبارتند از: عملکرد واقعی در بنچمارکها، نسبت عملکرد به انرژی و سازگاری با اکوسیستم مادربرد و حافظه.
برای مراجعه به منابع ارائهشده در رویداد Hot Chips به Hot Chips مراجعه کنید و جزئیات UCIe را در UCIe دنبال کنید. بررسیهای فنی و بنچمارکهای مستقل در ماههای آینده اطلاعات بیشتری درباره توانمندیهای عملی این پلتفرم ارائه خواهند داد.
