تحلیل تخصصی سیستمرویتراشه (SoC) کیرین ۹۰۳۰ هواوی توسط مؤسسه SemiAnalysis نشان میدهد گره ساخت کلاس ۷ نانومتری نسل سوم شرکت SMIC، معروف به N+3، به گام فلزی (Metal Pitch) کوچکتری نسبت به فناوری ۱۸A اینتل دست یافته است. پیشروترین فاوندری چین توانسته چگالی ترانزیستوری در سطح فرآیندهای تولیدی وابسته به لیتوگرافی EUV محقق شود؛ دستاوردی که در شرایط تحریمهای صادراتی، جای/browse توجه دارد.
گره N+3 شرکت SMIC چه مشخصاتی دارد؟
بررسیهای SemiAnalysis نشان میدهد فرآیند ساخت N+3 از حداقل گام فلزی ۳۲.۵ نانومتری پشتیبانی میکند. این رقم از نظر اسمی فشردهتر از گام تقریبی ۳۶ نانومتری است که برای بسیاری از سلولهای کارایی بالا در پردازنده Panther Lake اینتل به کار میرود؛ هرچند فناوری 18A اینتل نیز میتواند از گامهای فلزی تقریباً ۳۲ نانومتری پشتیبانی کند.
ویدیوی تحلیلی SemiAnalysis و High Yield سایر ویژگیهای مهم N+3 مانند گام گیت تماسدار (CGP)، ارتفاع سلول استاندارد و گام فین (Fin Pitch) را فاش نکرده است؛ بنابراین مقایسه مستقیم و کاملی با فناوریهای اینتل یا TSMC امکانپذیر نیست. اما آنچه این تحلیل آشکار میکند، چگالی ترانزیستوری تخمینی در حدود ۱۱۳.۴ میلیون ترانزیستور در میلیمتر مربع (Mtr/mm²) است که حتی از چگالی گره N6 شرکت TSMC با رقم ۱۰۷.۷ Mtr/mm² نیز بالاتر است.
دستیابی به چگالی بالا بدون EUV چگونه ممکن شد؟
گره N6 شرکت TSMC از چندین لایه لیتوگرافی EUV بهره میبرد. دستیابی به چگالی ترانزیستور بالاتر بدون استفاده از این فناوری، یک دستاورد تکنولوژیکی غیرقابلانکار برای SMIC محسوب میشود. این فاوندری چگالی موردنظر را با بهرهگیری از الگویابی چندگانه DUV، از جمله الگویابی چهارگانه همتراز خودکار (Self-Aligned Quadruple Patterning) در فشردهترین لایهها، و بهینهسازی همزمان طراحی-تکنولوژی (DTCO) محقق کرده است.
SemiAnalysis بر این باور است که SMIC از تکنیکهایی نظیر کاهش تعداد فینها، قرار دادن مستقیم تماسها روی گیتهای فعال و فشردهسازی جداسازی سلولها استفاده کرده است. این روشها امکان افزایش چگالی ترانزیستور را فراهم میکنند، اما بهای آن افزایش پیچیدگی فرآیند، هزینه تولید، ریسکهای بازدهی (Yield) و محدودیتهای طراحی است.
چگالی ترانزیستور تنها معیار رقابتپذیری نیست
با وجود چیدمان فشرده، گفته میشود کیرین ۹۰۳۰ عملکردی قابل مقایسه با پردازندههای پرچمدار حدود سه سال پیش ارائه میدهد و در مقایسه با طراحیهای مدرن اپل، کوالکام، مدیاتک و سامسونگ، نقطه ضعف اساسی در بهرهوری مصرف انرژی دارد. بالاترین هسته CPU هواوی از نظر IPC تقریباً در سطح کلاس Cortex-X2 قرار میگیرد؛ در حالی که هستههای کارایی بسیار کوچکتر اپل در بارهای کاری اعداد صحیح از آن پیشی میگیرند و توان بسیار کمتری مصرف میکنند.
با توجه به این واقعیت که کیرین ۹۰۳۰ نه در عملکرد و نه در بهرهوری قهرمان نیست، مقایسه آن با Intel 18A چندان توجیهپذیر نیست. اگرچه N+3 دارای حداقل گام فلزی ۳۲.۵ نانومتری است که از نظر اسمی فشردهتر از گام ۳۶ نانومتری Panther Lake است، اما 18A هم چگالی ترانزیستور بالاتری دارد و هم بازدهی عملکرد بسیار بالاتری ارائه میدهد. علاوه بر این، 18A از ترانزیستورهای تماممحاطی (Gate-All-Around) و تأمین برق از سمت پشتی (Backside Power Delivery) استفاده میکند که آن را هم برای SoCهای موبایل و هم برای کاربردهای مراکز داده مناسب میسازد.
آینده فرآیندهای SMIC؛ از N+4 تا N+5
SemiAnalysis نتیجه میگیرد که در حالی که محدودیتهای صادرات، پیشرفت تکنولوژیکی چین را کند کرده است، اما این پیشرفت متوقف نشده. SMIC میتواند با فشردهسازی لایههای فلزی فوقانی و تحتانی، کوتاه کردن سلولهای استاندارد، کوچک کردن گام گیت و در نهایت تأمین برق از سمت پشتی، به افزایش چگالی ادامه دهد.
به گفته SemiAnalysis، اگر SMIC به این روند مقیاسپذیری ادامه دهد، گره N+4 میتواند به چگالی کلاس N5 تیاسامسی نزدیک شود و گره N+5 با تأمین برق از سمت پشتی ممکن است به چگالی کلاس 18A اینتل برسد. با این وجود، چگالی ترانزیستور به تنهایی لزوماً بهبودهای اساسی در عملکرد یا بهرهوری مصرف انرژی را به همراه نخواهد داشت و مسیر واقعی رقابتپذیری برای SMIC نیازمند عبور از چالشهای فراتر از فشردهسازی فیزیکی است.
